Apéndice V. Lista de figuras

Este apéndice contiene una lista de todas las Figuras incluidas en la documentación.

• Fig 1.1 Diagrama de interconexión de componentes
• Fig 1.2 Página principal de TWiki (sitio web del proyecto)
• Fig 1.3 Diagrama de Gantt del proyecto
• Fig 2.1 Método de muestreo en tiempo real
• Fig 2.2 Método de muestreo aleatorio repetitivo
• Fig 2.3 Método de muestreo secuencial
• Fig 2.4 Espectro completo de una señal
• Fig 2.5 Efecto del aliasing
• Fig 2.6 Espectro de la señal filtrada
• Fig 2.7 La señal muestreada no es afectada
• Fig 2.8 Error de compensación
• Fig 2.9 Error de ganancia
• Fig 2.10 Error de apertura
• Fig 2.11 DNL Error
• Fig 2.12 INL Error
• Fig 2.13 Error de cuantificación
• Fig 2.14 Error absoluto
• Fig 3.1 Conector USB tipo A (izquierda) y tipo B (derecha)
• Fig 3.2 Conector USB Mini tipo A (izquierda) y tipo B (derecha)
• Fig 4.1 Placa de desarrollo ETRAX
• Fig 4.2 Diagrama de bloques
• Fig 4.3 PIC18F4550 - empaquetado DIP-40
• Fig 4.4 Características del PIC
• Fig 4.5 Pinout del PIC18F4550
• Fig 4.6 Diagrama del conversor SAR
• Fig 4.7 Diagrama del conversor Delta-Sigma
• Fig 4.8 ADC tipo Pipeline
• Fig 4.9 Semiflash ADC
• Fig 4.10 ADC tipo Flash
• Fig 4.11 Comparación ADC
• Fig 4.12 Resolución Vs. Velocidad de muestreo
• Fig 4.13 Celda SRAM
• Fig 4.14 Arreglo SRAM
• Fig 4.15 Celda DRAM
• Fig 4.16 Funcionamiento DRAM
• Fig 4.17 Arquitectura de la memoria Cypress CY7C-109B
• Fig 4.18 Estructura de un contador
• Fig 4.19 Buffer bidireccional
• Fig 4.20 Circuito de protección USB
• Fig 4.21 Etapa de entrada del osciloscopio
• Fig 4.22 Diagrama de tiempos de escritura a memoria a 40Mhz
• Fig 4.23 Comparador para el trigger por hardware
• Fig 4.24 Programador serie
• Fig 4.25 Create USB Interface
• Fig 4.26 In Circuit Debugger
• Fig 5.1 Captura de pantalla del MPLAB IDE
• Fig 5.2 Diagrama de funcionamiento del firmware (modos de captura)
• Fig. 5.3 Configuration bits del PIC 18F4550
• Fig 6.1 Interacción entre las clases del software
• Fig 8.1 Protoboard
  
• Fig 8.2 Circuito Impreso
• Fig 8.3 PCB
• Fig 8.4 Placa Universal en detalle
• Fig 8.5 Placa Universal
• Fig 8.6 Zócalo
• Fig 8.7 Zócalo ZIF
• Fig 8.8 Cable UTP Cat5e
• Fig 8.9 Cable Flat
• Fig 8.10 Placa de adquisición: conversores - memorias - entrada - compuertas
  
• Fig 8.11 Placa de control: pic - buffers - contadores - compuertas
  
• Fig 8.12 Placa completa del prototipo
• Fig 8.13 Carcaza del osciloscopio
• Fig 8.14 Conectores BNC del osciloscopio
• Fig 8.15 Pinout del conector RJ12 del ICD2
• Fig 8.16 abajo el oscilador, arriba la salida de la NOT (NAND)
• Fig 8.17 Bloque de entrada del oscilador
• Fig 9.1 Foto frontal del osciloscopio
• Fig 9.2 Panel frontal del osciloscopio
• Fig 9.3 Panel frontal del osciloscopio
• Fig. 9.4 Interfaz del software del osciloscopio
• Fig. 9.5 Captura (modo dual) de dos señales superpuestas
• Fig. 9.6 Captura (modo dual) de dos señales separadas